INTRODUCCIÓN

El convertidor AC-DC elevador sin puente (SBLB PFC, Semi Bridgeless Boost Power Factor Correction) presenta oscilaciones de amplitud y frecuencia finita alrededor de la señal de referencia (^{Muñoz-Galeano et al., 2016}); este fenómeno, llamado “rizado” en la literatura de electrónica de potencia o “chattering” en la teoría de control reduce la precisión del controlador, incrementa las pérdidas de potencia y aumenta la distorsión armónica total en la corriente de entrada (THD_i; Total Harmonic Distortion in input current) (Utkin et al., 2017; ^{Young et al., 1999}). El control lineal con modulación PWM puede: reducir el rizado y el THD_i, aumentar el factor de potencia (PF, Power Factor) (^{Mejía-Ruiz et al., 2017}; ^{Huang et al., 2017}; ^{Kim et al., 2014}), reducir el ruido de modo común (^{Man et al., 2017}), incrementar la eficiencia (^{Alam et al., 2017}; ^{Bin y Lu, 2015}; ^{Chih-Chiang et al., 2016}) y reducir la cantidad de sensores necesarios para el control de los convertidores electrónicos de potencia (^{Chen et al., 2017}; ^{Musavi et al., 2013}). No obstante, el diseño de este controlador se realiza con base en el modelo lineal del convertidor y parámetros constantes; además, el cambio en la región de operación del convertidor y la variación de los parámetros limita la regulación y la respuesta dinámica del control lineal, estando inhabilitado para compensar perturbaciones significativas en la fuente o en la carga (^{Mohanty y Panda, 2017}). El sistema de control lineal también es incapaz de compensar el componente DC en la corriente cuando el SBLB PFC tiene de forma inherente inductores de características diferentes en sus terminales (^{Marcos-Pastor et al., 2015}).

El control por modos deslizantes (SMC, Sliding Mode Control) es una técnica no lineal derivada de la teoría de los sistemas de estructura variable (VSS, Variable Structure Systems). El SMC consiste en una ley de control discontinua, variante en el tiempo y con realimentación. (^{Utkin, 1977}; ^{Utkin et al., 2009}). El SMC permite mejorar el desempeño dinámico de los convertidores en presencia de perturbaciones acotadas, cambios de operación y variación de los parámetros. El SMC también permite reducir el orden del sistema en lazo cerrado y suministrar la señal de activación y desactivación de los actuadores sin la intervención del sistema de modulación PWM, incrementando la velocidad de respuesta del controlador en lazo cerrado (Utkin, et al., 2017; Utkin, 1977; Utkin et al., 2009; ^{Young et al., 1999}). En (^{Marcos-Pastor et al., 2015}) se desarrolla el SMC con circuitos analógicos para el SBLB PFC usando frecuencia de conmutación variable donde se evidencia el incremento del THD_i debido a la deformación de la corriente en el cruce por cero; una forma de reducir esto consiste en el uso de un controlador de corriente con banda de histéresis de ancho fijo que evita la introducción del componente DC en la corriente de la fuente, asegurando la simetría en cada semi-ciclo de la red. No obstante, el control con banda de histéresis de ancho fijo causa que la frecuencia de conmutación sea variable de tal forma que se hace necesario aumentar el tamaño y el costo de los filtros, los inductores y los disipadores de calor del sistema (^{Huber et al., 2008}). La frecuencia variable también puede producir ruido audible e incrementar las pérdidas de potencia cuando el voltaje de la fuente tiene amplitud baja y la frecuencia de conmutación es alta (^{Ye et al., 2014}; ^{Guzman et al., 2016}; ^{Chincholkar y Chan, 2017}; ^{Pichan y Rastegar, 2017}; ^{Repecho et al., 2017}).

Varios autores reducen el rizado fijando la frecuencia de conmutación; sin embargo, las metodologías de control presentadas deterioran el desempeño dinámico y la robustez del sistema (^{Mohanty y Panda, 2017}; ^{Ye et al., 2014}; ^{Chincholkar y Chan, 2017}; ^{Guzman et al., 2016}; ^{Pichan y Rastegar, 2017}; Ye et al., 2014; ^{Ashita et al., 2014}). Además, el sistema de control requiere alta capacidad de cómputo que usualmente incluye unidades de punto flotante y arquitecturas de memoria de acceso múltiple para realizar los cálculos necesarios para fijar la frecuencia, incrementando los costos de la implementación. En (^{Marcos-Pastor et al., 2016}) desarrollan un controlador de corriente valle para fijar la frecuencia de conmutación (f_sw) del rectificador con PFC; sin embargo, este método causa el incremento del tercer armónico en la corriente de entrada. El SMC también puede usar modulación PWM para fijar la frecuencia de conmutación; pero en la práctica, esta implementación es similar al control clásico PWM basado en la ley de control lineal y requiere que la función del control equivalente sea continua, de tal forma que no es posible la reducción del orden ni mejorar la robustez del sistema (Chincholkar y Chan, 2017; Mohanty y Panda, 2017). Este artículo propone una banda de histéresis adaptativa para un convertidor AC-DC elevador sin puente con corrección automática del factor de potencia que permite fijar la frecuencia de conmutación, disminuir el rizado, reducir la deformación de la corriente en el cruce por cero y el THD_i. Este artículo presenta el procedimiento de cálculo y la simulación de la banda de histéresis adaptativa mediante las siguientes secciones: el modelo dinámico de convertidor, la selección del sistema de control y el diseño detallado de la banda de histéresis propuesta. Finalmente, se presentan los resultados de la simulación y las conclusiones.

DESCRIPCIÓN DEL MÉTODO DE CONTROL

Los objetivos de control del SBLB PFC son: 1) controlar la forma de onda de la corriente de entrada (i_in), manteniéndola sinusoidal y en fase con el voltaje de entrada (v_in) para aumentar el PF; 2) controlar la amplitud del rizado de i_m cerca del cruce por cero para reducir el THD_i; y 3) regular el voltaje de salida (v₀) según los requerimientos de la carga. Además, el sistema de control deberá compensar las variaciones de la amplitud en v_in y las variaciones de la potencia en la salida (P₀). Para lograr esto, primero se obtiene el modelo dinámico del sistema a controlar, luego se selecciona el método de control y finalmente, se diseña el modulador por banda de histéresis adaptativa.

Modelo dinámico del sistema a controlar con banda de histéresis adaptativa

El circuito del SBLB PFC y el sistema de control con la banda de histéresis adaptativa propuesta en este artículo se muestran en la Fig. 1. El SBLB PFC puede descomponerse en dos convertidores elevadores operativos según el semi-ciclo de la red (^{Mejía-Ruiz et al., 2017}), por lo que se modela el sistema para cada semiciclo. El SBLB PFC posee dos interruptores Q₁ y Q₂, cuatro diodos D₁, D₂, D₃, y D₄, dos inductores L₁ y L₂, un condensador C y la resistencia de carga R_L (^{Alam et al., 2017}; ^{Jovanovic y Jang, 2005}; ^{Xu et al., 2014}). Los interruptores Q₁ y Q₂ son accionados por la misma señal de control (u) (^{Franceschini et al., 2012}; ^{Marcos-Pastor et al., 2015}) operando en la región de corte y saturación; en consecuencia, los convertidores exhiben un comportamiento dinámico no lineal y discontinuo. La obtención del modelo matemático considera las siguientes suposiciones: 1) los interruptores de potencia tienen resistencia cero en el estado de encendido y resistencia infinita en el estado de apagado, 2) el tiempo de conmutación es infinitamente corto, 3) las fuentes pueden suministrar potencia infinita en corto circuito, 4) la frecuencia de conmutación (f_sw) es mucho mayor que la frecuencia de la fuente de corriente alterna (f₀) (f_sw ≫ f₀) y 5) los inductores L₁ y L₂ tiene igual valor (L₁=L₂ =L).

Fig. 1: Convertidor AC-DC elevador sin puente con PFC (SBLB PFC). 

La banda de histéresis adaptativa se calcula con base en los estados dinámicos del SBLB PFC; razón por la cual, se encuentra el modelo del convertidor. Las ecuaciones (1) y (2) representan el modelo del sistema que es obtenido con base en las leyes de Kirchhoff y los estados de conmutación de Q₁ y Q₂. u=1se establece cuando los interruptores están cerrados, mientras que u=0 se establece cuando los interruptores están abiertos (^{Mejía-Ruiz et al., 2017}).

Selección del sistema de control

Las dinámicas del SBLB PFC son inestables cuando se emplea solo el controlador de voltaje (^{Utkin, 2016}). Sin embargo, esta inestabilidad se puede eliminar mediante la implementación de un sistema con dos lazos de control en cascada como se muestra en la Fig. 1 (^{Alsmadi et al., 2017}; y ^{Yonglu et al, 2017}). Este sistema requiere que el ancho de banda del controlador interno sea al menos 10 veces mayor que el ancho de banda del controlador externo (^{Mejía-Ruiz et al., 2017}). El lazo externo (bloque de control PI, Fig. 1) permite regular v₀ y es implementado con un controlador Proporcional Integral (PI); los valores de la ganancia (K=0.5) y el tiempo de acción integral (T_i=0.3) del controlador se obtienen con base en la ubicación de los polos del sistema en lazo cerrado, teniendo como base un tiempo de establecimiento menor a 1s en v₀. La salida del controlador PI proporciona la amplitud de la señal de referencia para i_in; esta salida es multiplicada por la señal sinusoidal rectificada con la misma fase y frecuencia de v_in y el resultado es la señal de referencia (i_in*) para el controlador interno.

El control por modos deslizantes (Sliding Mode Control, SMC) corresponde al lazo interno (bloque SMC, Fig. 1) y permite controlar la i_in. El diseño del SMC comienza con la selección de la superficie de deslizamiento (S) (ecuación (3)) sobre la cual ocurre el modo de deslizamiento en el espacio de estados. El sistema en lazo cerrado se encuentra en régimen o dinámica deslizante cuando las trayectorias del sistema impuestas por la función de conmutación se dirigen hacia S=0. En la ecuación (3), i_in=I∙sen(ωt) es la corriente de entrada en estado estable. El valor de I=2(v₀*)²/R_LV puede ser obtenido mediante un balance de potencia instantánea en la entrada y en la salida del convertidor (P_in= P₀), donde <P_in>=VI/2, <P₀>=(v₀*)²/R_L, v₀* es el valor de referencia de v₀ y V es la magnitud de v_in. las condiciones de alcanzabilidad, existencia, transversalidad y control equivalente también deben ser consideradas en el diseño del SMC. La condición de transversalidad evalúa la capacidad del controlador para modificar las dinámicas del sistema con la superficie de conmutación propuesta (^{Utkin, 1977}; Utkin et al., 2009; ^{Young et al., 1999}). La ecuación (4) muestra el cumplimiento de la condición de transversalidad cuando se aplica a la superficie de conmutación definida en la ecuación (3).

La condición necesaria y suficiente para que el sistema cumpla la condición de alcanzabilidad es S(dS/dt)<0 para todo t>0 y que|S|≤BH; es decir que, la amplitud del rizado está acotada por BH y los estados del sistema convergen hacia S (^{Alsmadi et al., 2017}; ^{Utkin, 1977}; Utkin et al., 2009; y ^{Young et al., 1999}). Cuando la transversalidad es positiva, la condición de existencia puede ser determinada por la inspección local de la condición de alcanzabilidad; tal que, en el dominio de 0<|S|<BH se satisfacen las ecuaciones (5) y (6) (Alsmadi et al., 2017; Utkin, 1977; Utkin et al., 2009; Young et al., 1999) para v_in>0 y v₀>v_in. El control equivalente (u_eq) es una ley de control que lleva al sistema a deslizarse sobre la superficie en forma ideal, obteniendo un valor continuo que representa el valor medio del control discontinuo; esto elimina la discontinuidad en el lado derecho de la ecuación diferencial (1) (Alsmadi et al., 2017). u_eq puede ser hallado con (dS/dt=0) como se muestra en la ecuación (7) (Alsmadi et al., 2017; Utkin, 1977; Utkin et al., 2009; Young et al., 1999). La región donde el modo de deslizamiento se produce esta dada por 0<u_eq<1; es decir, el modo de deslizamiento puede producirse siempre que v₀ sea mayor que v_in (0<v_in<v₀). La ecuación (8) representa el movimiento de los lazos de i_in y v₀ durante el modo de deslizamiento que es obtenida al sustituir u_eq (ecuación (10)) en las ecuaciones (1) y (2); la ecuación (8) evidencia la reducción del orden del sistema al usar SMC, ya que este permite desacoplar las dinámicas de i_in y v₀.

Modulador por banda de histéresis adaptativa

Este artículo propone el siguiente procedimiento de cálculo de la función del modulador por banda de histéresis adaptativa mostrado en la Fig. 1. El modulador es usado para generar la señal u que acciona a Q₁ y Q₂. La Fig. 2 muestra la representación geométrica de la Banda de Histéresis (HB=∆i_in/2) adaptativa propuesta en términos de la amplitud del rizado (∆i_in) de i_in. La banda adaptativa permite la operación con f_sw=1/T_sw=1/(T_on+T_off) constante, donde T_sw es el periodo de conmutación, T_on y T_off son el tiempo de apertura y de cierre de los interruptores respectivamente.

Fig. 2: Representación geométrica de la banda de histéresis adaptativa. 

En el cálculo de HB, se asume que los cambios de i in respecto al tiempo son lineales (di_in/dt=∆i_in/∆t). Durante la operación del SBLB PFC, Q₁ y Q₂ están cerrados incrementando la magnitud de i_in hasta alcanzar el límite superior (i_in(max)) de HB; por otro lado, i_in está decreciendo cuando Q₁ y Q₂ están abiertos mientras se alcanza el límite inferior (i_in(min)) de HB. La ecuación (9) se obtiene al reemplazar u=1 en la ecuación (1), donde v_in=V|sin(ωt)| debido a la acción rectificadora del convertidor, v₀ es el voltaje regulado en la salida y V es la amplitud de v_in. La ecuación (10) se obtiene al reemplazar u=0 (interruptores abiertos) en la ecuación (1).

La ecuación (11) se obtiene al sustituir T_on (ecuación 9) y T_off (ecuación (10)) en f_sw=1/(T_on+T_off).

La ecuación (12) presenta la banda de histéresis adaptativa propuesta en este artículo que puede ser obtenida reemplazando la ecuación (11) en HB=∆i_in/2.

El diagrama de bloques del modulador por histéresis con f_sw constante se muestra en la Fig. 3. La amplitud de HB se calcula con base en la ecuación (12) y los valores de v₀, v_in, f_sw y L. La señal resultante del cálculo es comparada con S y el resultado de la comparación es aplicado a las entradas de un flip-flop RS. Q₁ y Q₂ se abren cuando S es mayor que HB y se cierran cuando S es menor que HB, limitando la amplitud del rizado de i_in con la banda de histéresis adaptativa. La implementación de la banda de histéresis propuesta puede ser extendida a sistemas trifásicos; esto, debido a que la corriente de cada fase puede ser controlada siguiendo su propia banda de histéresis, teniendo en cuenta que la referencia a seguir por el control se construye con base en la señal de voltaje de su propia fase.

Fig. 3: Diagrama de bloques del modulador con banda de histéresis adaptativa. 

RESULTADOS

El circuito SBLB PFC fue simulado en el software PSIM. La topología y el esquema de control se muestran en la Fig. 4. Los valores de los componentes y las especificaciones funcionales usados en la simulación del SBLB PFC se presentan en la Tabla 1. El objetivo de la simulación consiste en evaluar el desempeño de la banda de histéresis adaptativa propuesta en este artículo; por lo tanto, se presenta un análisis de las formas de onda de la corriente y el THD_i obtenido.

Fig. 4: Circuito del SBLB PFC simulado en PSIM. 

Tabla 1: Especificaciones funcionales del SBLB PFC. 

Los resultados de simulación con v_in=169.7 V_pico, I=11.8 A_pico, V₀=400 v_dc y R_L=160 Ω demuestran el cumplimiento del balance de potencia (P_in=P₀= 1 kW) en estado estable, manteniendo el voltaje de salida alrededor de v₀*=400 Vdc con un rizado menor al 0.5%; sin embargo, el análisis presentado hace énfasis en los resultados obtenidos en la entrada del convertidor donde se evidencian las ventajas de la banda de histéresis adaptativa propuesta. Las formas de onda simuladas de i_in y v_in se comparan en la Fig. 5 donde i_in exhibe una forma de onda sinusoidal y en fase con v_in, alcanzando un PF=0.996.

Fig. 5: Formas de onda de i_in y v_in. 

La Fig. 6 muestra la forma de onda de i_in durante el cruce por cero. La simulación se realiza con P₀=1 kW, v_in=169.7 V_pico y v_in=120 V_rms. La Fig. 6a presenta a i_in cuando el control se realiza con banda de histéresis fija, i_in se deforma antes y después del cruce por cero, incrementando la THD_i hasta 13.3%. En contraste, la Fig. 6b presenta i_in cuando el control se realiza con banda de histéresis adaptativa propuesta. Esta banda de histéresis reduce la amplitud del rizado cerca del cruce por cero y el tiempo de estabilización de i_in; además, la banda de histéresis adaptativa reduce la deformación en i_in en el cruce por cero, haciendo que i_in alcance la señal de referencia por medio de una curva exponencial después del cruce por cero. Esta curva se produce debido a que la tasa de incremento de la corriente rectificada de la fuente es menor que la tasa de incremento de la señal de referencia i_in* en los primeros 12 µs. El SMC dirige a los estados del sistema para que se muevan hacía S después del cruce por cero, manteniendo cerrados Q₁ y Q₂. La amplitud y la duración de la curvatura tienen relación directa con el valor de L₁ y L₂.

Fig. 6: Forma de onda de i_in durante el cruce por cero, usando: (a) banda de histéresis fija, y (b) banda de histéresis adaptativa. 

La Fig. 7 muestra los resultados de la simulación del espectro en frecuencia de i_in. La Fig. 7a muestra el espectro con la amplitud de la banda de histéresis fija donde se puede observar una dispersión de la energía entre 60 Hz y 48 kHz con THD_i=13.3%. La Fig. 7b muestra el espectro con la banda de histéresis adaptativa propuesta donde se observa una concentración de la energía alrededor de la frecuencia fundamental de la red (60 Hz) y de la frecuencia de conmutación constante (40 kHz); razón por la cual, el THD_i se reduce hasta 2.8% manteniéndolo por debajo de los límites máximos permisibles del estándar EN/ IEC 61000-3-2 (1000-3-2).

El convertidor SBLB PFC es simulado con un incremento de carga del 200 % Para ilustrar la efectividad del SMC con la banda de histéresis propuesta para controlar la dinámica del sistema. La Fig. 8 muestra los resultados de la simulación cuando P₀ se incrementa desde 1 kW hasta 2 kW, manteniendo la amplitud de, v_in constante. i_in se mantiene sinusoidal y en fase con v_in, garantizando la corrección del PF. El THD_i se mantiene constante en 2.8 % durante el tiempo de simulación. El controlador con la banda de histéresis adaptativa propuesta requiere ~ 87 ms (aproximadamente 5 ciclos de la red) para alcanzar la corriente de referencia necesaria para suministrar los 2 kW en la carga. El voltaje en la salida se estabiliza en ~ 345 ms (aproximadamente 21 ciclos de la red). La simulación muestra que el controlador con la banda de histéresis adaptativa propuesta permite reducir el THD_i, la deformación de la corriente en el cruce por cero y corregir el PF en presencia de cambios significativos de la región de operación.

Fig. 7: Espectro de frecuencias de la corriente i_in: (a) banda de histéresis fija y (b) banda de histéresis adaptativa. 

Fig. 8: Respuesta transitoria cuando la carga se incrementa desde 1 kW hasta 2 kW. La corriente se estabiliza aproximadamente en 5 ciclos de la red. 

CONCLUSIONES

La banda de histéresis adaptativa propuesta en este artículo permite reducir el rizado, el THD_i y fijar la frecuencia de conmutación del SBLB PFC. Los resultados muestran que la señal de corriente en la entrada se mantiene en fase con el voltaje, garantizando un factor de potencia de 0.994. Además, la deformación de la corriente durante el cruce por cero de la señal es reducida en comparación con la deformación producida por la banda de histéresis de amplitud constante. El espectro en frecuencia de la señal de la corriente de entrada muestra la concentración de la energía alrededor de la frecuencia fundamental de la red y de la frecuencia de conmutación de 40 kHz del SBLB PFC cuando se usa la banda de histéresis adaptativa; en consecuencia, el THD_i es reducido de acuerdo al estándar EN/ IEC 61000-3-2 (1000-3-2).

La banda de histéresis adaptativa propuesta permite alcanzar los objetivos de control, evitando afectar la robustez, la regulación y la respuesta dinámica del SMC para todas las condiciones simuladas. El THD_i es reducido y el PF aumenta en presencia de cambios de carga de hasta el 200%, manteniendo la frecuencia de conmutación constante y la deformación de la señal baja en el cruce por cero.