SciELO - Scientific Electronic Library Online

 
vol.16 número2LA PERCEPCIÓN SUBJETIVA COMO FACTOR PRIMORDIAL EN EL DISEÑO CONCEPTUAL DE PRODUCTOS: UNA PROPUESTA METODOLÓGICAAPRENDER JUGANDO CON "TEJIDOS PRECOLOMBINOS" MEDIANTE ROMPECABEZAS VIRTUALES índice de autoresíndice de materiabúsqueda de artículos
Home Pagelista alfabética de revistas  

Servicios Personalizados

Revista

Articulo

Indicadores

Links relacionados

Compartir


Ingeniare. Revista chilena de ingeniería

versión On-line ISSN 0718-3305

Ingeniare. Rev. chil. ing. v.16 n.2 Arica sep. 2008

http://dx.doi.org/10.4067/S0718-33052008000200005 

 

Ingeniare. Revista chilena de ingeniería, vol. 16 Nº 2, 2008, pp. 310-317

ARTÍCULOS

DESCRIPCIÓN MODULAR DE  UN ESQUEMA DE CODIFICACIÓN CONCATENADO PARA CORRECCIÓN DE ERRORES CON PROGRAMACIÓN DE HARDWARE 

MODULAR DESIGN OF SCHEME CODING CONCATENATED FOR CORRECTION ERROR WITH PROGRAMMING OF HARDWARE  

Cecilia E. Sandoval Ruiz 1                Antonio Fedón1

 

1 Universidad de Carabobo/Dirección de Postgrado, Facultad de Ingeniería Naguanagua sector Bárbula Venezuela. Teléfonos directos (0241) 8672829 / 8674268 ext. 102,FAX: (0241) 8671655 Código postal: 2008. E-mail: csandoval1@uc.edu.ve , afedon@uc.edu.ve



RESUMEN

Las comunicaciones inalámbricas requieren el empleo de métodos de corrección de errores sobre los datos transmitidos, usándose generalmente técnicas de codificación  Reed-Solomon & Viterbi, por razones de desempeño y seguridad es preferible implementarlos sobre hardware. En este trabajo se presenta el diseño modular de la etapa de codificación de éstos códigos para su concatenación usando VHDL (VHSIC Hardware Descriptor Language), orientado a la implementación sobre tecnología de matriz de compuertas programadas por campo (FPGA), Se inicia con una revisión de los conceptos asociados a la definición de los componentes, y el modelo, descripción del comportamiento, luego la arquitectura es diseñada usando  la sintaxis en VHDL y es capturado el diseño de hardware, finalmente  se presentan los resultados de síntesis.

Palabras clave: VHDL, hardware reconfigurable, codificadores, comunicación digital.


 
ABSTRACT 

The wireless communication medium require employing forward error correction methods on the data transferred, where Reed-Solomon & Viterbi  coding techniques are utilized, because of performance and security reaso. In this paper we present a modular design of phase encoding these codes for concatenation using VHDL (VHSIC Hardware Descriptor Language) and oriented to implementation with field programmable gate arrays (FPGA). The work besing with a review of code concept and the definition of the components and the model and the description of the behavioral. Later, the architecture is designed and captures using syntax in VHDL, and finally presents the results of synthesis.

Keywords: VHDL, hardware re-configurable, coders, communication digital.  



REFERENCIAS 

[1]  C.E. Shannon. "A Mathematical Theory of Communication". Bell System Technical Journal. Vol. 27, pp. 379-423. 1948.         [ Links ]

[2]  I.S. Reed Solomon. "Polynomial Codes over Certain Finite Fields". Journal of the Society for Industrial and Applied Mathematics. Vol. 8 Nº 2, pp. 300-304. 1960.         [ Links ]

[3]  C. Sandoval y A. Fedón. "Programación VHDL de algoritmos de codificación para dispositivos de hardware reconfigurable". Revista Internacional de Métodos Numéricos para Cálculo y Diseño en Ingeniería. Vol. 24 Nº 1. Marzo 2008..         [ Links ]

[4]  S.A. Pérez, E. Soto y S. Fernandez. "Diseño de sistemas digitales con VHDL". Editorial Thomson. España. 2002.          [ Links ]

[5]  IEEE Computer Society. "IEEE Standard VHDL Language Reference Manual". The Institute of Electrical and Electronics Engineers, Inc. Mayo 2002.         [ Links ]

[6]  M. Vera, G. Verajano y J. Velasco-Medina. "Diseño de funciones DSP usando VHDL y FPGAs". Grupo de Biolectronica y Nanoelectronica. EIEE. Universidad del Valle. Colombia.          [ Links ]

[7]  C.E. Sandoval Ruiz y Antonio Fedón. "Codificador y decodificador digital Reed-Solomon programados para hardware reconfigurable". Ingeniería y Universidad. Vol. 11 Nº 1, pp.17-31. Junio 2007.         [ Links ]

[8]  Xilinx Blockset Reference Guide.Xilinx System Generator v2.1 for Simulink, 2007.         [ Links ]

[9]  F.J.M. López. "Diseño de transmisor y receptor para redes inalámbricas W-MAN". Tesis para optar al grado de doctor. Departamento de Comunicaciones. Málaga. 2005. URLs: http://www.coit.es/pub/ficheros/p068_resumen_vodafone_d51dc759.pdf        [ Links ]

[10] IEEE802-Compatible Viterbi Decoder v1.1, 2004.         [ Links ]

[11] M.J. Castiñeira y G. Farrell Patrick. "Codificación para el control de errores". 2004.         [ Links ]

[12] A. Saqib Nazar. "Implementación Eficiente de Algoritmos Criptográficos en Dispositivos de Hardware Reconfigurable". Tesis para optar al grado de doctor. Departamento de Ingeniería Eléctrica. México. 2004.         [ Links ]

[13] K.C. Chang. "Digital Systems Design with VHDL and Synthesis, An Integrated  Approach". IEEE Computer Society, USA. 1999.         [ Links ]

[14] "Digilab DIO2 Reference Manual". 2002. URLs: www.digilentinc.com         [ Links ]

[15] A. Agatep. "Reed-Solomon Solutions with Spartan-II FPGA". WP110 (v1.1). February 10, 2000.         [ Links ]

[16] F. Carpio. "VHDL Lenguaje para descripción y modelado de circuitos". Departamento de Ingeniería Informática. Universidad de Valencia. España. 1997.         [ Links ]

[17] Ulloa V. Fernando. "Contribución al estudio de un modelo de canal aeronáutico para sistemas de radiocomunicación digital terrestre basados en plataformas estratosféricas HAPS". Tesis para optar al grado de doctor. Barcelona, España. 2003.         [ Links ]

[18] A. Arriagada. "FEC (Forward Error Correction) y Código Reed-Solomon". Universidad de Concepción. Concepción, Chile. 2001.         [ Links ]


Recibido el 10 de enero de 2007, aprobado el 4 de abril de 2008

 

Creative Commons License Todo el contenido de esta revista, excepto dónde está identificado, está bajo una Licencia Creative Commons